MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP1241129

Publication date:

1989-09-26

Inventor:

IMAI KEITAROU others: 02

Applicant:

TOSHIBA CORP

Classification:

- International:

H01L21/302; H01L21/306

- european:

Application number:


JP19880067100 19880323


Priority number(s):


Report a data error here


Abstract of JP1241129


PURPOSE:To round the corner of silicon in an opening section in a trench effectively, and to improve element characteristics by exposing the corner of the opening section of silicon to the trench of silicon formed through an anisotropic dry etching method and performing wet-etching or dry-etching of silicon. CONSTITUTION: A mask material 3 is shaped to an silicon substrate 1, and, a window 4 is bored to the mask material 3. Silicon in the lower section of the window 4 is etched through anisotropic dry etching while using the mask material 3 as a mask, thus forming a trench 5. One part of the mask material 3 is etched to expose the corner 6 of the opening section of silicon, silicon is wet-etched, and the steep shape of the silicon corner 6 of the opening section in the trench 5 is rounded. Accordingly, the characteristics of an element shaped into the trench section 5 can be improved.











Data supplied from the esp@cenet database - Patent Abstracts of Japan

BEST AVAILABLE COPY

19日本国特許庁(JP)

10 特許出願公開

平1-241129 @ 公 開 特 許 公 報 (A)

fint. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)9月26日

H 01 L 21/302 21/306

M-8223-5F S-7342-5F

審査請求 未請求 請求項の数 2 (全3頁)

60発明の名称 半導体装置の製造方法

> 创特 顧 昭63-67100

頤 昭63(1988) 3月23日 田田

個発明 者 擎 太 郎 神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究 今井

明 大 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

勿出 顋 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 則近 外1名

半導体装置の製造方法

- - (1) シリコン基板に対し、マスク材を形成するエ 程と、マスク材に窓をあける工程と、マスク材 をマスクとして異方性ドライエッチングによっ て窓の下部のシリコンをエッチングする工程と、 マスク材の一部をエッチングしてシリコン関ロ 部のコーナを貸出する工程と、しかる後にシリ コンをウェットエッチングする工程とを具備す ることを特徴とする半導体装置の製造方法。
 - 〇 前記シリコンをウェットエッチングする工程 に代わり、シリコンを等方性ドライエッチング する工程を用いることを特徴とする請求項1記 戦の半導体装置の製造方法。
- 3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は半導体装置の製造方法に係り、特に異

才性ドライエッチング法によって加工されたシリ コンの際においてエッチング法によって効果的に シリコンの角部を丸める工程を有する半導体装置 の製造方法に関する。

(世来の技術)

近年1トランプスタ/1キャパシタ構成のメモ リセルを用いたダイナミックRAM(DRAM)の 高集積化が著しい。このDRAMにおいて高集程 化に伴うキャパシタ容量の減少を被償するために、 キャパシタ面積を稼ぐ構造が有量視されている。 この場合、シリコン基板の微細領域に溶を形成す る方法として通常、反応性イオンエッチング(R IE) 法が用いられ、SiO。膜等をマスクとして 附はほぼ無直側壁をもって形成される。しかし、 RIEによってこのような游を形成すると縛の何 弘及び底部のシリコンの表面層にはエッチング時 のイオン衝撃により損傷が生じる。さらにエッチ ングガスとシリコンとの反応生成物がシリコン表 面に汚染層として堆積する。このようなことから、 シリコンのRIEの後には、これら損傷層及び特

特開平1-241129(2)

負層を除去する工程が必要である。従来からこの 接処理工程としてはシリコンのウェットエッチン グ処理或はその技術の延長としてシリコンのドラ イエッチング処理が行われている。

しかし、S10。等のマスク材をマスクとしてRRIE法によってシリコンに溝を形成した場合、溝の関口部のシリコンのコーナはほぼ直角の急峻な形状を示している。さらにマスク材側面とシリコン溝部側面は同一面によって構成されていることになる。したがって、シリコンのウェットエッチングを行った場合は同時に急峻なコーナ形状を丸めることはできない。

このような急峻なコーナを有した源部にトレンチキャパンタを形成すると、コーナ部でのキャパンタ酸化膜の薄膜化が生じ、さらに動作時にこの部分で電界の集中が生じるため、酸化膜の耐圧劣化を招くことになる。このような酸化膜の耐圧劣化は素子特性を著しく劣化させることになる。

(発明が解決しようとする課題)

ナを後処理工程時に同時に効果的に丸めることが
取体である。

この場合、マスク材例面とシリコン牌例面とは 同一面をもって形成されているため、一旦マスク 材を一部エッチングし、マスク材を被遇させることが必要である。これによってシリコンのウェットエコーナが露出し、その後のシリコンのウェットエッチング式いはドライエッチングによってカーナを丸めることができる。この時のマスク材の正とよって変わってくるが、効果的な丸めを得るためには 100人以上必要である。

以上のように、本発明によれば、異方性ドライエッチング法によるシリコンの課形成後講習口部の急峻なシリコンのコーナを、後処理工程と同時に効果的に丸めることができる。これによって、この課部に形成された選子の特性を大きく向上させることが可能となる。

(字協領)

第1回(a)~(e)は本発明をDRAMにおける

本発明は上記の点に課み、異方性ドライエッチング法によって形成されたシリコンの構に対し、 後処理工程でのシリコンのウェットエッチング或 いはドライエッチングにおいて同時に課間口部の 危峻なシリコンコーナの形状を丸めることによっ て、この保部に形成される兼子の特性向上を図り、 もってDRAMなどにおける業子特性の向上を可 能とした半導体装置の製造方法を提供することを 目的とする。

【発明の構成】

(課題を解決するための手段)

本発明は、異力性ドライエッチング法によって 形成されたシリコンの課に対し、一旦マスク材を 一部エッチングしてシリコン関ロ部のコーナを露 出し、その後、シリコンのウェットエッチング攻 いはドライエッチングを行い、急慢なシリコンコ ーナを効果的に丸める。

(作用)

本発明によれば、異方性ドライエッチングによって形成されたシリコン湾の間口部シリコンコー

トレンチャャパンタに適用した実施例の認適工程を示す新面圏である。まず、第1回(a)に示すように例えば比抵抗5~50 Q・cmのp型(100)シリコン基板1を用意し、フィールド絶象膜2を形成した後、全面に厚さ1 は相度のCVD酸化膜3を形成する。このCVD酸化膜3に対し通常の写真会対法によって窓4を開ける。この後、これをマスクとして反応性イオンエッチング(RIE) 法により、シリコン基板表面に垂直整を有する深さ3は程度の構5を形成する(第1回(b))。

この後、マスク材であるCVD酸化頭3をフッ酸系水搾液で200人エッチングし後過させる(第1図(a))。 この場合、マスク材は材質の異なる多層額を用いてもよい。

しかる後、例えばCF。O。認合ガスの任圧プラズマ中でシリコンの等方性ドライエッチングを行うと、第1回(d)に示すように課団口部のコーナ6を丸めることができる。この時、例えばアルカリ系水溶液によるウェットエッチングによっても可様の効果を得ることができる。

特開平1-241129(3)

この後は、CVD酸化認3をエッチング除去して、n型不純物層7を形成させた後、キャパシタ酸化膜8、プレート電便8を形成してトレンチキャパシタが完成する(第1図(d))。


この突放例によれば、RIEにより形成された 常関ロ部のシリコンコーナを効果的に丸めること ができ、キャパシタの特性を大きく向上させるこ とが可能となる。したがって、この実施例によれ ば信頼性の高い高額積DRAMを得ることができる。


本発明は上記実施例に限ることなく、一般に異 方性ドライエッチング法によって加工された凹凸 を有するシリコン表面上に素子を形成する半導体 装置の製造方法に応用することができる。


(発明の効果)

本務明によれば異方性ドライエッチング法により加工されたシリコンの課において、薄間口部の シリコンのコーナを効果的に丸めることができ、 素子物性を向上させることができる。

4. 図研の簡単な説明







第1回は本発明の一変施例によるDRAMセルの製造工程を示す断面間である。

1 …p型(100) シリコン基板、2…フィールド酸化膜、

3···CVD酸化膜、

4…麽、

5…谁、


6…シリコンコーナ.


7 ··· n 型不純物層、

8…キャパシタ酸化度、

9 …プレート電径。

代理人 弁理士 耶 近 憲 佑





\$1 1 5